RU 2099892 C1, 20.12.1997. RU 2271071 C2, 27.02.2006. US 4715047 A, 22.12.1987. US 3818346 A, 18.06.1974.
Имя заявителя:
Государственное образовательное учреждение высшего профессионального образования "Сибирский государственный университет телекоммуникаций и информатики" (ГОУ ВПО "СибГУТИ") (RU)
Изобретатели:
Абаренов Сергей Петрович (RU) Кабардин Геннадий Александрович (RU) Криволапов Геннадий Илларионович (RU)
Патентообладатели:
Государственное образовательное учреждение высшего профессионального образования "Сибирский государственный университет телекоммуникаций и информатики" (ГОУ ВПО "СибГУТИ") (RU)
Реферат
Изобретение относится к области приема двоичных сигналов, передаваемых методом относительной фазовой модуляции (ОФМ), и может быть использовано для построения аппаратуры передачи дискретной информации. Технический результат: повышение помехозащищенности демодуляции сигналов ОФМ за счет устранения влияния разрыва в зависимости оценки фазы Фn от фазы демодулируемого сигнала . В демодулятор сигналов ОФМ, состоящий из последовательно соединенных фильтра (1) и первого блока выделения знака (2), двух корреляторов (3, 4), двух блоков стробирования (5, 6), из генератора опорного колебания (9), фазовращателя (10), второго и третьего блоков выделения знака (11, 12), генератора тактовых импульсов (13), из последовательно соединенных блока формирования оценки фазы (14) и решающего блока (7), выход которого служит выходом (8) демодулятора, в свою очередь блок формирования оценки фазы (14) состоит из первого и второго инверторов (15, 16), четвертого и пятого блоков выделения знака (17, 18), коммутатора (19), из первого и второго блоков вычисления модуля (20, 21), блока сравнения (22), первого генератора констант (23) и первого сумматора (24), решающий блок (7) состоит из последовательно соединенных блока задержки (25), третьего инвертора (26), второго сумматора (27), третьего блока вычисления модуля (28), третьего сумматора (29), шестого блока выделения знака (30), из второго генератора констант (31), введены последовательно соединенные четвертый сумматор (32), седьмой блок выделения знака (33), четвертый инвертор 34, блок логического умножения (35), выход которого служит выходом решающего блока (7). Заявляемый способ реализуется через работу вышеописанного устройства. 2 н.п. ф-лы, 2 ил.
Поиск патентов
Получить полное описание патента