|
На данной странице представлена ознакомительная часть выбранного Вами патента
| СПОСОБ ИЗГОТОВЛЕНИЯ ПОДЛОЖКИ ДЛЯ МНОГОСЛОЙНОЙ ИНТЕГРАЛЬНОЙ СХЕМЫ ИЛИ МНОГОКРИСТАЛЬНОГО МОДУЛЯ И ПОДЛОЖКА, ИЗГОТОВЛЕННАЯ ЭТИМ СПОСОБОМ |  |
Номер публикации патента: 94044339 |  |
| Вид документа: | A1 | | Страна публикации: | RU | | Рег. номер заявки: | 94044339 |
|
|
|
| Имя заявителя: | Вистатек Корпорейшн (US) | | Изобретатели: | Джевел Дж.Рейнуотер[US] | | Номер конвенционной заявки: | 07/860.063 | | Страна приоритета: | US | | Патентный поверенный: | Матвеева Н.А. |
Реферат | |
Способ изготовления подложки для использования в многослойной интегральной схеме или многокристалльном модуле, включающий нанесение проводящего материала 14 на поверхность подложки для формирования проводящей цепи 12 и высушивание листа. Затем нанесение слоя 18 диэлектрика на те места на несущей поверхности, где не нанесен проводящий материал. После этого слой с покрытием уплотняется для формирования уплотненной проводящей цепи, введенной в слой диэлектрика. Второй слой диэлектрика 28 наносят поверх первой уплотненной проводящей цепи, введенной в слой диэлектрика, причем второй слой характеризуется наличием в нем сквозных отверстий 30, которые совмещены по меньшей мере с частью проводящей цепи 12. Сквозные отверстия во втором случае диэлектрика заполняют для формирования электрически проводящих межслойных переходов, затем осуществляется уплотнение для формирования подложки 44.
|
Поиск патентов