

	Главная Патентный отдел Технологии Справочник ГРНТИ Прием Наши координаты Обратная связь

Поиск патентов

Оформить заказ и задать интересующие Вас вопросы Вы можете напрямую c 6-00 до 14-30 по московскому времени кроме сб, вс. whatsapp 8-950-950-9888

Патентный отдел

На данной странице представлена ознакомительная часть выбранного Вами патента

Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»

Вернуться к списку

УСТРОЙСТВО СУММИРОВАНИЯ ДВОИЧНЫХ КОДОВ

Номер публикации патента: 2381547

Вид документа:	C2
Страна публикации:	RU
Рег. номер заявки:	2008110768/09

Получить полное описание патента

Редакция МПК:	6
Основные коды МПК:	G06F007/506
Аналоги изобретения:	SU 1418705 А1, 23.08.1988. SU 691851 А1, 15.10.1979. DE 3844384 А1, 05.07.1990. DE 3904389 А1, 06.09.1990. ГАВРИЛОВ Ю.В., ПУЧКО А.Н. Арифметические устройства быстродействующих ЭВМ. - М.: издательство «Советское радио», 1970, с.85-109.

Имя заявителя:	Власов Борис Михайлович (RU), Коровичев Борис Константинович (RU), Краснов Александр Васильевич (RU)
Изобретатели:	Власов Борис Михайлович (RU) Коровичев Борис Константинович (RU) Краснов Александр Васильевич (RU)
Патентообладатели:	Власов Борис Михайлович (RU) Коровичев Борис Константинович (RU) Краснов Александр Васильевич (RU)

Реферат

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является повышение быстродействия устройства. Каждый разряд устройства содержит восемь логических элементов И, два RS-триггера, шесть логических элементов ИЛИ, пять логических элементов НЕ, каждые три разряда имеют дополнительный логический элемент И. 2 ил.

Вернуться к списку

Дирекция сайта "Промышленная Сибирь"
Россия, г.Омск, ул.Учебная, 199-Б, к.408А
Сайт открыт 01.11.2000
© 2000-2018 Промышленная Сибирь

Разработка дизайна сайта:
Дизайн-студия "RayStudio"