WO 95/31767 A1, 23.11.1995. US 4839846 A, 13.06.1989. US 5128889 A, 07.07.1992. RU 2004104325 A, 27.06.2005.
Имя заявителя:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Изобретатели:
ДОКСЕР Кеннет Алан (US)
Патентообладатели:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Приоритетные данные:
05.05.2006 US 11/381,870
Реферат
Изобретения относятся к процессорам, содержащим итерационные арифметико-логические устройства с контролируемой точностью для выполнения итерационных арифметических операций. Техническим результатом является снижение потребляемой мощности процессора при выполнении вычислений. Устройство содержит арифметико-логическую схему, выполненную с возможностью итерационно обрабатывать операнды первой точности, для получения результата; и схему контроля точности, выполненную с возможностью принимать программируемый бит точности (РВР) указывающий ожидаемую вторую точность, которая меньше, чем первая точность, и обеспечивать возможность процессору завершать итерационную обработку, когда результат достигает запрограммированной второй точности, меньшей, чем первая точность. 3 н. и 12 з.п. ф-лы, 6 ил.
Поиск патентов
Получить полное описание патента