|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| ЦИФРОВЫЕ СИГНАЛЬНЫЕ ПРОЦЕССОРЫ С КОНФИГУРИРУЕМЫМ СДВОЕННЫМ БЛОКОМ УМНОЖЕНИЯ - НАКОПЛЕНИЯ И СДВОЕННЫМ АРИФМЕТИКО - ЛОГИЧЕСКИМ УСТРОЙСТВОМ |  |
Номер публикации патента: 2342694 |  |
| Редакция МПК: | 7 | | Основные коды МПК: | G06F009/30 G06F007/57 | | Аналоги изобретения: | US 6530014 В2, 04.03.2003. RU 2139564 C1, 10.10.1999. WO 01/63379 A2, 30.08.2001. EP 0332215 B1, 15.02.1995. |
| Имя заявителя: | КВЭЛКОММ ИНКОРПОРЕЙТЕД (US) | | Изобретатели: | СИХ Джилберт С. (US)
ХСУ Де Д. (US)
ЛИ Вай-Шин (US)
ЧЭНЬ Сюйфэн (US) | | Патентообладатели: | КВЭЛКОММ ИНКОРПОРЕЙТЕД (US) |
Реферат | |
Изобретение относится к цифровым сигнальным процессорам с конфигурируемыми блоками умножения-накопления (БУН) и арифметико-логическими устройствами (АЛУ). Техническим результатом является увеличение быстродействия устройства и обеспечение гибкости для одновременного выполнения операций различных типов.
|
Поиск патентов
Получить полное описание патента