RU 2236700 С2, 20.09.2004. US 5909573, 01.06.1999. US 2005/0283593 A1, 22.12.2005. US 2003/0222883 A1, 04.12.2003. US 2001/056531 A1, 27.12.2001.
Имя заявителя:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Изобретатели:
ДИФФЕНДЕРФЕР Джеймс Норрис (US) РИХЛИК Богуслав (US)
Патентообладатели:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Приоритетные данные:
17.03.2006 US 11/378,712
Реферат
Изобретение относится к процессорам и, в частности, к способу представления переходов цикла в регистре предыстории переходов с помощью множества бит. Техническим результатом является улучшение производительности процессора и сохранение мощности. Способ включает: определение, что команда условного перехода является командой перехода завершения цикла; подсчитывание общего числа итераций цикла, завершенного посредством команды перехода завершения цикла; сохранение многоразрядной величины в регистре предыстории переходов (BHR), причем эта величина указывает общее число итераций цикла после завершения цикла; и индексацию таблицы устройства предсказания переходов (ВРТ) с помощью, по меньшей мере, BHR после завершения цикла для получения предсказания перехода для команды перехода завершения цикла, причем предсказание перехода основано, по меньшей мере, частично на предыстории переходов. 4 н. и 23 з.п. ф-лы, 4 ил.
Поиск патентов
Получить полное описание патента