US 6772368 B2, 03.08.2004. RU 2139566 C1, 10.10.1999. WO 2004061666 A2, 22.07.2004. US 6615366 B1, 02.09.2003.
Имя заявителя:
ИНТЕЛ КОРПОРЕЙШН (US)
Изобретатели:
РАКУНАС Пол Б. (US) ЭМЕР Джоел С. (US) БИСВАС Арийт (US) МУКЕРДЖИ Шубхенду С. (US) РААШ Стивен Е. (US)
Патентообладатели:
ИНТЕЛ КОРПОРЕЙШН (US)
Приоритетные данные:
30.06.2005 US 11/173,835
Реферат
Изобретения относятся к области обработки данных. Техническим результатом является уменьшение частоты появления некорректируемых ошибок в системе двухмодульной избыточности в жесткой конфигурации. В одном варианте осуществления устройство включает в себя два процессорных ядра, микроустройство контроля, которое обнаруживает, совпадает ли значение от структуры в одном ядре со значением от соответствующей структуры в другом ядре, глобальное устройство контроля, которое обнаруживает ошибки в жесткой конфигурации между двумя ядрами, и логическое устройство сбоя, которое вызывает повторную синхронизацию двух ядер, если существует сбой в жесткой конфигурации и микроустройство контроля обнаружило несовпадение. 3 н. и 16 з.п. ф-лы, 6 ил.
Поиск патентов
Получить полное описание патента