|
На данной странице представлена ознакомительная часть выбранного Вами патента
| УСТРОЙСТВО ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ |  |
Номер публикации патента: 95112321 |  |
| Вид документа: | A1 | | Страна публикации: | RU | | Рег. номер заявки: | 95112321 |
|
|
|
| Имя заявителя: | Товарищество с ограниченной ответственностью "Крис" | | Изобретатели: | Ивакин К.Ю.
Лысенков С.П.
Харасов Р.Г.
Баталов И |
Реферат | |
1. Устройство функционального контроля цифровых узлов, содержащее программный вычислительный блок, соединенный с устройством согласования, которое соединено с объектом контроля и содержит блок управления, регистр стимулирующего кода, регистр кода откликов, отличающееся тем, что введены N элементов с управляемым размыканием выхода, регистр кода размыкания выхода, блок управления задержки, причем выход программного вычислительного блока соединен с входом блока управления, первый выход которого соединен с первым синхронизирующим входом регистра стимулирующего кода, второй выход блока управления соединен с первым синхронизирующим входом регистра кода размыкания выхода, третий выход блока управления соединен с первым синхронизирующим входом блока управляемой задержки, четвертый выход блока управления соединен с третьим входом синхронизации блока управляемой задержки, пятым информационным выходом блока управления, с вторым и информационными входами блока управляемой задержки, регистра стимулирующего кода, регистра кода размыкания выхода, выходы регистра стимулирующего кода соединены с первыми информационными входами N элементов с управляемым размыканием выхода, выходы регистра кода размыкания выхода соединены с вторыми управляющими входами элементов с управляемым размыканием выходов, выход блока управляемой задержки соединены с первым синхронизирующим входом регистра кода откликов, информационные входы которого соединены с выходами соответствующих элементов с управляемым размыканием выходов, которые одновременно являются тестовыми контактами устройства согласования и соединяются с объектом контроля. 2. Устройство по п. 1, отличающееся тем, что блок управления состоит из дешифратора команд и шинного драйвера, причем входы дешифратора команд и шинного драйвера соединены и являются входами блока управления.
|
Поиск патентов