RU 2408969 С1, 10.01.2011. SU 436327 А1, 15.07.1974. RU 2058571 С1, 20.04.1996. US 20070185590 А1, 09.08.2007.
Имя заявителя:
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" (национальный исследовательский университет) (ФГБОУ ВПО "ЮУрГУ" (НИУ) (RU)
Изобретатели:
Цытович Леонид Игнатьевич (RU) Брылина Олеся Геннадьевна (RU)
Патентообладатели:
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" (национальный исследовательский университет) (ФГБОУ ВПО "ЮУрГУ" (НИУ) (RU)
Реферат
Изобретение относится к регуляторам. Техническим результатом является обеспечение возможности саморезервирования и повышение надежности работы регулятора. Для этого предложен регулятор, содержащий последовательно включенные источник сигнала управления - входная клемма, первый сумматор, интегратор, выход которого соединен с входом первого, второго и третьего релейных элементов, выходы которых подключены к входам первого, второго и третьего компаратора соответственно, выход первого, второго и третьего компараторов соединены с D-входом первого, второго и третьего динамических D-триггеров соответственно, шины фаз А, В, С, подключенные к соответствующим входам трехфазной нагрузки с нулевым выводом через первый, второй и третий силовой ключ соответственно, управляющие входы которых соединены с выходом соответственно первого, второго и третьего динамического D-триггера, также содержащий второй сумматор, выход которого соединен со вторым входом первого сумматора, четвертый, пятый и шестой компараторы, входы которых соединены с шинами фаз А, В, С соответственно, выход четвертого, пятого и шестого компаратора подключены к С-входу первого, второго и третьего динамического D-триггера соответственно, при этом в него введены седьмой, восьмой и девятый компараторы, выходы которых соединены с соответствующими входами второго сумматора, а вход седьмого, восьмого и девятого компаратора подключен к выходам первого, второго и третьего динамического D-триггера соответственно. 1 табл., 8 ил.
Поиск патентов
Получить полное описание патента