Промышленная Сибирь Ярмарка Сибири Промышленность СФО Электронные торги НОУ-ХАУ Электронные магазины Карта сайта
 
Ника
Ника
 

Поиск патентов

Как искать?
Реферат
Название
Публикация
Регистрационный номер
Имя заявителя
Имя изобретателя
Имя патентообладателя

    





Оформить заказ и задать интересующие Вас вопросы Вы можете напрямую c 6-00 до 14-30 по московскому времени кроме сб, вс. whatsapp 8-950-950-9888

На данной странице представлена ознакомительная часть выбранного Вами патента

Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»


УСИЛИТЕЛЬ СЧИТЫВАНИЯ С ОДНИМ ВХОДОМ И ДВУМЯ ВЫХОДАМИ

Номер публикации патента: 2413313

Вид документа: C1 
Страна публикации: RU 
Рег. номер заявки: 2009133581/08 
  Сделать заказПолучить полное описание патента

Редакция МПК: 
Основные коды МПК: G11C007/06    
Аналоги изобретения: US 6501302 B1, 31.12.2002. US 2004130353 A1, 08.07.2004. RU 2119243 С1, 20.09.1998. SU 1688284 A1, 30.10.1991. 

Имя заявителя: Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." (KR) 
Изобретатели: Дунаева Мария Андреевна (RU) 
Патентообладатели: Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." (KR) 

Реферат


Изобретение относится к устройствам для записи или считывания информации в цифровых запоминающих устройствах, а именно к усилителям считывания с одним входом и двумя выходами. Техническим результатом является повышение синхронности выходных сигналов и увеличение быстродействия за счет отсутствия генерации дополнительных дифференциальных сигналов. Устройство содержит защелку, состоящую из пары nMOSFET, в которой первый и второй nMOSFET перекрещены один с другим, и пары pMOSFET, в которой первый и второй pMOSFET перекрещены один с другим; первый ключ pMOSFET, соединенный с защелкой и состоящий из стока, истока, затвора; второй ключ pMOSFET, соединенный с защелкой и состоящий из стока, истока, затвора; два предзаряжающих транзистора nMOSFET, выполненных с возможностью обеспечения низкого импеданса между нулевым уровнем и защелкой; pMOSFET, выполненный с возможностью обеспечения низкого импеданса между Vcc и истоками pMOSFET защелки; инвертор с цепью предзаряда, который состоит из включенных последовательно первого nMOSFET, управляемого битовой линией, и второго nMOSFET в диодном включении, причем второй nMOSFET инвертора соединяет нулевой уровень и исток первого nMOSFET инвертора, а сток первого nMOSFET инвертора предзаряжен и соединен с линией данных через ключ или через мультиплексор. 1 з.п. ф-лы, 4 ил.

Дирекция сайта "Промышленная Сибирь"
Россия, г.Омск, ул.Учебная, 199-Б, к.408А
Сайт открыт 01.11.2000
© 2000-2018 Промышленная Сибирь
Разработка дизайна сайта:
Дизайн-студия "RayStudio"