US 2004/0141362 A1, 22.07.2004. US 7009886 В1, 07.03.2006. US 6608788 В2, 19.08.2003. US 6282137 B1, 28.08.2001. US 2002/0097622 A1, 25.07.2002. US 2007/0195616 A1, 23.08.2007. US 2004/0252572 A1, 16.12.2004. RU 2060564 C1, 20.05.1996.
Имя заявителя:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Изобретатели:
АБУ-РАХМА Мохамед Х. (US) ЧАБА Риту (US) ЧЭНЬ Нань (US) ЙООН Сей Сеунг (US)
Патентообладатели:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Приоритетные данные:
15.12.2007 US 61/014,038 15.12.2008 US 12/334,817
Реферат
Изобретение относится к вычислительной технике. Технический результат заключается в повышении устойчивости считывания за счет снижения напряжения разрядной линии. Способ управления устройством памяти, имеющим разрядную линию, включающую в себя первый участок и второй участок, состоящий в том, что предварительно заряжают первый участок разрядной линии до первого напряжения; предварительно заряжают второй участок разрядной линии до второго напряжения, второе напряжение отличается от первого напряжения; и распределяют заряд между первым участком разрядной линии и вторым участком разрядной линии для получения заключительного напряжения между первым напряжением и вторым напряжением. 5 н. и 20 з.п. ф-лы, 10 ил.