На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
МАТРИЧНЫЙ НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА | |
Номер публикации патента: 1385872 | |
Редакция МПК: | 5 | Основные коды МПК: | G11C011/40 | Аналоги изобретения: | Электроника. 1985, N 4, с.55-56. |
Имя заявителя: | | Изобретатели: | Овчаренко В.И. Портнягин М.А |
Реферат | |
Изобретение относится к вычислительной технике и может быть использовано в электрически перепрограммируемом постоянном запоминающем устройстве, сохраняющем информацию при отключении источника питания. Целью изобретения является повышение надежности работы матричного накопителя. Матричный накопитель содержит полупроводниковую подложку 1 первого типа проводимости, диффузионную область 4 первого типа проводимости, диэлектрические слои 5, 8, 10 и 12, разрядные диффузионные шины 2 и 3 второго типа проводимости, стирающие поликремниевые шины 6, 7, поликремниевые электроды 9, адресные поликремниевые шины 11. Участок адресной шины 11, расположенный над поликремниевым электродом 9, электрод 9 и разрядная диффузионная шина 3 образуют соответственно первый, второй затворы и исток запоминающего транзистора. Преимуществом матричного накопителя является повышение надежности за счет размещения стирающих поликремниевых шин по поверхности четвертого диэлектрического слоя, расположенного на слое полупроводника первого типа проводимости и торцах с одной из сторон разрядных диффузионных шин второго типа проводимости. В результате под стирающими шинами образованы ключевые МДП-транзисторы с обогащением с неизменным пороговым напряжением, что позволяет проводить стирание информации до отрицательных пороговых напряжений запоминающих транзисторов без изменения работоспособности накопителя. 1 ил.
|