|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| УСТРОЙСТВО ИНТЕГРАЛЬНОЙ СХЕМЫ И ИНТЕГРАЛЬНАЯ СХЕМА НА ПОЛУПРОВОДНИКОВОЙ ПОДЛОЖКЕ |  |
Номер публикации патента: 2092932 |  |
| Редакция МПК: | 6 | | Основные коды МПК: | H01L023/48 H01L023/50 H01L027/00 | | Аналоги изобретения: | 1. Philips Data Handbook, 1C 10, 1987, c. 103. 2. Philips Data Handbook, 1C 14, 1987, c. 34, 322. 3. ЕПВ, патент, 0138650, кл. H 01 L 23/50, 1985. |
| Имя заявителя: | Филипс Электроникс Н.В. (NL) | | Изобретатели: | Рулоф Херман Виллем Салтерс[NL]
Бетти Принс[US] | | Патентообладатели: | Филипс Электроникс Н.В. (NL) | | Номер конвенционной заявки: | 89200352.6 | | Страна приоритета: | EP |
Реферат | |
Назначение: электронная техника. Сущность изобретения: Расположение выводов питания интегральной схемы выбрано таким образом, чтобы свести к минимуму длину соединительных проводников. Кроме того, выводы питания расположены один за другим таким образом, чтобы уменьшить эффективную индуктивность связанных с ними соединительных проводников. Выходные выводы расположены следом за выводами питания с тем, чтобы уменьшить величину индуктивных паразитных эффектов. После выходных выводов расположены выводы управления. Как следствие, хорошо защищенное ядро стандартных выводов может быть использовано, например, в интегральных схемах запоминающих устройств с различными топологиями. 2 с. и 11 з.п. ф-лы, 2 ил.
|
Поиск патентов
Получить полное описание патента