На данной странице представлена ознакомительная часть выбранного Вами патента

Вернуться к списку

ФОРМИРОВАТЕЛЬ МОДУЛИРУЮЩЕГО НАПРЯЖЕНИЯ

Номер публикации патента: 94036220

Вид документа:  A1  Страна публикации:  RU  Рег. номер заявки:  94036220

Реферат

Предложен формирователь модулирующего квазишумового напряжения, предназначенный для использования в аппарате активных помех, состоящий из первого и второго вычитающих счетчиков, первого и второго синхронных формирователей импульса, логического элемента ИЛИ-НЕ, суммирующего счетчика, первого и второго сумматоров, синхронного регистра и формирователя тактовых последовательностей. Один вход логического элемента ИЛИ-НЕ соединен с выходом предпоследнего разряда первого вычитающего счетчика. Выход первой тактовой частоты формирователя тактовых последовательностей соединен с входом синхронизации первого вычитающего счетчика, с входом синхронизации синхронного регистра и с входом синхронизации первого синхронного формирователя импульса. Выход второй тактовой частоты формирователя тактовых последовательностей соединен с входом разрешения счета первого вычитающего счетчика. Выход третьей тактовой частоты формирователя тактовых последовательностей соединен с входом синхронизации второго вычитающего счетчика. Вход записи в первый разряд первого вычитающего счетчика соединен с входами записи в разряды, с второго по k-й, включительно, указанного счетчика, с входами разрядов, с первого по k-1-й, первого числа второго сумматора и с клеммой для подачи сигнала логического нуля. Вход записи и k+1-й разряд первого вычитающего счетчика соединен с выходом предпоследнего, k-1-го разряда второго вычитающего счетчика, вход записи в k+2-й разряд первого вычитающего счетчика соединен с выходом k-2-го разряда второго вычитающего счетчика, вход записи в k+3-й разряд первого вычитающего счетчика соединен с выходом k-3-го разряда второго вычитающего счетчика и с входом k-го разряда первого числа второго сумматора, вход записи в k+4-й разряд первого вычитающего счетчика соединен с выходом второго разряда второго вычитающего счетчика и с входом последнего n-го разряда первого числа второго сумматора, вход записи в предпоследний m-1-й разряд первого вычитающего счетчика соединен с входом последнего n-го разряда первого числа второго сумматора и с клеммой для подачи сигнала логической единицы, вход записи в последний, m-й разряд первого вычитающего счетчика соединен с выходом последнего k-го разряда второго вычитающего счетчика. Вход разрешения записи в разряды первого вычитающего счетчика соединен с выходом второго синхронного формирователя импульса, информационный вход которого соединен с выходом первого разряда второго вычитающего счетчика. Вход синхронного сброса первого вычитающего счетчика соединен с выходом первого синхронного формирователя, информационный вход которого соединен с инверсным выходом логического элемента ИЛИ-НЕ. Выходы разрядов первого вычитающего счетчика, с первого по предпоследний m-1-й, соединены поразрядно с входами разрядов первого числа, с первого по предпоследний, первого сумматора. Выход последнего m-го разряда первого вычитающего счетчика соединен с выходом последнего разряда первого числа первого сумматора и с другим входом логического элемента ИЛИ-НЕ. Вход асинхронного сброса второго вычитающего счетчика соединен с клеммой для подачи команды включения. Вход разрешения счета суммирующего счетчика соединен с выходом переполнения первого сумматора. Выходы разрядов суммирующего счетчика, с третьего по n+2-й, соединены поразрядно, в порядке нарастания номера разряда, с входами разрядов, с первого по n-й, второго числа второго сумматора, выход переполнения которого соединен с выходной клеммой устройства. Входы разрядов синхронного регистра, с первого по m-й, соединены поразрядно с выходами разрядов суммы первого сумматора. Выходы разрядов синхронного регистра, с первого по m-й, соединены поразрядно с входами разрядов второго числа первого сумматора.

Вернуться к списку