|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| СЖИМАТЕЛЬ ВЫДЕЛЯЕМЫХ СИМВОЛОВ В ДВОИЧНОЙ КОМБИНАЦИИ |  |
Номер публикации патента: 2110832 |  |
| Редакция МПК: | 6 | | Основные коды МПК: | G06F007/00 H03M007/30 | | Аналоги изобретения: | GB, патент, 2167585, кл. H 03 M 7/30, 1986. SU, авторское свидетельство, 798830, кл. G 06 F 7/50, 1981. SU, авторское свидетельство, 1573456, кл. G 06 F 7/00, 1991. Фет Я.И. Параллельные процессоры для управляющих систем. - М.: Энергоиздат, 1981, с. 123, 135 - 137, рис. 56, 57а. |
| Имя заявителя: | Научно-технический центр Федерального агентства правительственной связи и информации при Президенте Российской Федерации | | Изобретатели: | Кулаковский А.Ф. | | Патентообладатели: | Научно-технический центр Федерального агентства правительственной связи и информации при Президенте Российской Федерации |
Реферат | |
Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов. Цель изобретения - упрощение схемного ре-шения предлагаемого устройства. Эта цель достигается выполнением сжимателя выделяемых символов в двоичной комбинации в виде треугольной матрицы и маскированием двоичной комбинации до начала итеративных преобразований ее структуры. 3 ил.
|
Поиск патентов
Получить полное описание патента