|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ИЗ ДЕСЯТИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ В ДВОИЧНУЮ |  |
Номер публикации патента: 2248094 |  |
| Редакция МПК: | 7 | | Основные коды МПК: | H03M007/12 | | Аналоги изобретения: | ЗЛОБИН В.К. и др. Программирование арифметических операций в микропроцессорах: Учебное пособие для технических вузов, М.: Высшая школа, 1991, с.127, 131, 141. SU 1755375 A1, 15.08.1992. GB 1138559 А, 01.01.1969. ЕР 1231716 А2, 14.08.2002. JP 7160478 А, 23.06.1995. JP 8139608 А, 14.08.2002. |
| Имя заявителя: | Рязанская государственная радиотехническая академия (RU) | | Изобретатели: | Волковыский В.Л. (RU)
Елесина С.И. (RU) | | Патентообладатели: | Рязанская государственная радиотехническая академия (RU) |
Реферат | |
Устройство относится к области вычислительной техники и может быть использовано в процессорах, где предусмотрена аппаратная реализация преобразований из одной системы счисления в другую. Техническим результатом является сокращение в 2 раза времени преобразования. Указанный результат достигается за счет введения в устройство, содержащее регистры десятичного и двоичного числа, двоичный сумматор и счетчик тактов, двоичного вычитающего устройства, преобразователя кода и мультиплексора байтов.
|
Поиск патентов
Получить полное описание патента