JP 2003188932 А, 04.07.2003. US 6078625 A1, 20.06.2000. CA 2092608 A, 13.09.1994. EP 1028533 A1, 16.08.2000. KR 20040045259 A, 01.06.2004. US 20050254605 A1, 17.11.2005. RU 2313175 C2, 20.12.2007. RU 2179367 C2, 10.02.2002.
Имя заявителя:
Государственное образовательное учреждение высшего профессионального образования Курский государственный технический университет (RU)
Изобретатели:
Егоров Сергей Иванович (RU) Глухарев Игорь Николаевич (RU)
Патентообладатели:
Государственное образовательное учреждение высшего профессионального образования Курский государственный технический университет (RU)
Реферат
Изобретение относится к системам телекоммуникаций и может найти применение в приемниках цифровой информации для исправления ошибок, возникающих в спутниковых каналах передачи информации, например, в системе DVB-DSNG или системе DVB-S. Техническим результатом является уменьшение аппаратной сложности устройства и вносимой им временной задержки в условиях возможной фазовой неопределенности I,Q-сигнала на выходе демодулятора. Указанный технический результат достигается тем, что разрешение фазовой неоднозначности I,Q-сигнала на выходе I,Q-демодулятора приемника осуществляется в устройстве в процессе его синхронизации с использованием свойств сверточного кода, последовательности синхробайт и свойств блочного кода Рида-Соломона. Компенсация возможного фазового сдвига I,Q-сигнала осуществляется распределенно различными блоками устройства. Фазовый сдвиг для бит данных, закодированных сверточным кодом, компенсируется в блоке перестановки с инверсией мягких решений и блоке кадровой синхронизации. Компенсация фазового сдвига для бит данных, не кодированных сверточным кодом, осуществляется компенсатором фазового сдвига в режимах 8PSK или компенсатором фазового сдвига в режимах 16QAM с использованием результатов работы декодера Витерби, блока синхронизации декодера Витерби и блока кадровой синхронизации. Устройство содержит буфер I,Q-компонент сигнала 1, блок перестановки с инверсией мягких решений 2, декодер Витерби 3, блок кодирования и перфорации 4, блок перестановки с инверсией закодированных символов 5, первый 6 и второй 7 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, блок синхронизации декодера Витерби 8, блок кадровой синхронизации 9, блоки оценки некодированных бит в режимах 8PSK 10 и в режимах 16QAM 11, компенсаторы фазового сдвига в режимах 8PSK 12 и в режимах 16QAM 13, мультиплексор некодированных данных 14 и блок сборки данных 15. 9 з.п. ф-лы, 27 ил., 1 табл.
Поиск патентов
Получить полное описание патента