На данной странице представлена ознакомительная часть выбранного Вами патента

Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»

Вернуться к списку

СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Номер публикации патента: 1256670

Вид документа:  A1  Страна публикации:  SU  Рег. номер заявки:  3840035		Получить полное описание патента

Реферат

1. Система передачи дискретной информации, содержащая на передающей стороне элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок совпадения, передатчик, дешифратор и последовательно соединенные тактовый генератор и регистр сдвига, одни выходы которого подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом регистра сдвига, другой выход которого подключен к первому входу передатчика, при этом входы дешифратора соединены с соответствующими выходами регистра сдвига, а на приемной стороне - два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, дешифратор, блоки приема информации, формирователь стробирующих импульсов, два триггера, элемент И и приемник, первый выход которого подключен к входу блока выделения тактовой частоты, к первому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом первого триггера, и к первому входу первого регистра сдвига, выходы которого соединены с входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к второму входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы дешифратора соединены с первыми входами блоков приема информации, отличающаяся тем, что, с целью повышения достоверности передачи, на передающей стороне введен блок датчиков информации, выходы которого подключены к одним входам блока совпадения, другие входы и выходы которого соединены соответственно с выходами дешифратора и входами элемента ИЛИ, выход которого подключен к второму входу передатчика, а на приемной стороне введены третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и последовательно соединенные коммутатор и второй регистр сдвига, выходы которого подключены к входам третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому входу коммутатора, второй вход которого соединен с вторыми входами блоков приема информации и первым выходом первого триггера, второй выход которого подключен к третьему входу коммутатора, четвертый вход которого соединен с соответствующим выходом первого регистра сдвига и с первым входом элемента И, к второму входу которого подключен выход второго триггера, первый вход которого соединен с вторым выходом приемника, причем выход блока выделения тактовой частоты подключен к входу формирователя стробирующих импульсов, первый выход которого соединен с вторыми входами первого и второго триггеров и первого регистра сдвига, второй и третий выходы формирователя стробирующих импульсов соединены соответственно с вторым входом второго регистра сдвига, выходы которого подключены к входам дешифратора, и с третьими входами блоков приема информации, к четвертым входам которых подключен выход элемента И.

2. Система по п. 1, отличающаяся тем, что передатчик содержит последовательно соединенные перестраиваемый генератор, элемент И и согласующий блок, выход которого является выходом передатчика, первым и вторым входами которого являются соответственно второй вход элемента И и вход перестраиваемого генератора.

3. Система по п. 1, отличающаяся тем, что приемник содержит последовательно соединенные согласующий блок и блок частотных демодуляторов, выходы которого подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход последнего является первым выходом приемника, вторым выходом которого является соответствующий выход блока частотных демодуляторов, а вход согласующего блока является входом приемника.

4. Система по п. 1, отличающаяся тем, что каждый блок приема информации содержит три элемента И, три инвертора и триггер, выход которого подключен к первому входу первого элемента И, выход которого через первый инвертор подключен к первому входу второго элемента И, второй вход и выход которого соединены соответственно с выходом второго инвертора и входом третьего инвертора, выход которого подключен к первому входу триггера, второй вход которого соединен с выходом третьего элемента И, при этом первым, вторым, третьим и четвертым входами каждого блока приема информации являются соответственно первый вход третьего элемента И, второй вход первого элемента И, второй вход третьего элемента И и вход второго инвертора.

Вернуться к списку