На данной странице представлена ознакомительная часть выбранного Вами патента

Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»

Вернуться к списку

ДЕМОДУЛЯТОР СИГНАЛОВ С ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ

Номер публикации патента: 2076458

Вид документа:  C1  Страна публикации:  RU  Рег. номер заявки:  95103193		Получить полное описание патента

Реферат

Изобретение относится к радиоэлектронике, в частности к системам передачи дискретной информации, и может быть использовано для демодуляции сигналов с частотой манипуляцией. Технической задачей данного изобретения является повышение помехоустойчивости. Устройство обладает повышенной помехоустойчивостью за счет снижения уровня краевых искажений и искажений типа "преобладания". Первое достигается за счет использования дискриминационной характеристики с зоной нечувствительности и без гистерезиса, что позволяет уменьшить величину флюктуаций фронтов демодулированного сигнала, т.е. величину краевых искажений. Использование генератора тактовых импульсов, работающего на фиксированной частоте, и формирователя опорных сигналов, выполняющего функции подстраиваемого генератора системы ФАПЧ, позволяет снизить нестабильность частоты опорных колебаний, уменьшить случайную начальную частотную расстройку и, следовательно, уменьшить уровень искажений типа "преобладание". Демодулятор сигналов с частотной манипуляцией содержит формирователь импульсов, а также первый и второй логические элементы И, причем вход формирователя импульсов соединен со входом устройства, а первые входы первого и второго логических элементов И соединены вместе, первый и второй D-триггеры, логический элемент "исключающее ИЛИ", RS-триггер, генератор тактовых импульсов и формирователь опорных сигналов, причем входы D первого и второго D-триггеров соединены с выходом формирователя импульсов, первый вход логического элемента "исключающее ИЛИ" соединен с выходом первого D-триггера, второй вход логического элемента "исключающее ИЛИ" соединен с инверсным выходом второго D-триггера, первые входы первого и второго логических элементов И соединены с выходом логического элемента "исключающее ИЛИ", второй вход первого логического элемента "И" соединен с выходом первого D-триггера, второй вход второго логического элемента И соединен с инверсным выходом второго D-триггера, вход R RS-триггера соединен с выходом первого логического элемента И, вход S RS-триггера соединен с выходом второго логического элемента И, выход RS-триггера соединен с выходом устройства, первый вход формирователя опорных сигналов соединен с выходом первого D-триггера, второй вход формирователя опорных сигналов соединен с инверсным выходом второго D-триггера, тактовый вход формирователя опорных сигналов соединен с выходом генератора тактовых импульсов, а входы С первого и второго D-триггеров соединены соответственно с первым и вторым выходами формирователя опорных сигналов. Формирователь опорных сигналов содержит третий и четвертый D-триггеры, преобразователь кода, элемент задержки, счетчик и дешифратор, причем входы D третьего и четвертого D-триггеров соединены соответственно с первым и вторым входами формирователя опорных сигналов, тактовые входы третьего и четвертого D-триггеров и вход элемента задержки соединены с тактовым входом формирователя опорных сигналов, первый и второй входы преобразователя кода соединены соответственно с выходами третьего и четвертого D-триггеров, вход данных счетчика соединен с выходом преобразователя кода, тактовый вход счетчика соединен с выходом элемента задержки, вход разрешения записи счетчика соединен с выходом переполнения счетчика, вход дешифратора соединен с выходом данных счетчика, а первый и второй выходы дешифратора соединены соответственно с первым и вторым выходами формирователя опорных сигналов. 1 з. п. ф-лы, 2 ил.

Вернуться к списку